目前在半導(dǎo)體芯片封裝組裝過程中使用的測(cè)試方法主要有人工外觀檢查、飛針測(cè)試、針床測(cè)試ICT、自動(dòng)光學(xué)檢查(AOI)和功能測(cè)試(功能測(cè)試儀)。然而，這些方法已經(jīng)不能滿足現(xiàn)在半導(dǎo)體芯片封裝工藝的測(cè)試需求。

  就芯片級(jí)封裝CSP而言，CSP有很多種類型，包括柔性封裝CSP、剛性基板CSP、引線框架CSP、柵格陣列引線CSP和微型CSP。不同的CSP結(jié)構(gòu)有不同的技術(shù)，但它們都基于兩種技術(shù):倒裝芯片鍵合(FCB)和球柵陣列(BGA)。

  首先，倒裝焊有三種連接方式:焊球凸點(diǎn)、熱壓鍵合(和熱超聲鍵合)和導(dǎo)電膠鍵合。無論是哪種連接凸點(diǎn)，連接都是全程隱形的。

  其次，在封裝過程中，焊盤長(zhǎng)時(shí)間暴露在空氣中，容易被氧化。因此，所有的連接點(diǎn)都可能存在缺陷:包括連接焊盤有裂紋、沒有連接、焊盤間隙過大、線與線鍵合缺陷、裸芯片和連接接口。

  另外，焊盤硅片在封裝過程中會(huì)因?yàn)閴毫Ξa(chǎn)生微裂紋，導(dǎo)電膠連接的膠水也會(huì)在封裝過程中產(chǎn)生氣泡。這些都會(huì)影響超大規(guī)模集成電路的封裝質(zhì)量。而表面看不見的缺陷，如凸點(diǎn)連接、連接點(diǎn)虛焊、硅片微裂紋、膠泡等。不能由AOI科技來判斷。傳統(tǒng)的電氣功能測(cè)試不僅要求對(duì)被測(cè)對(duì)象的功能有清晰的認(rèn)識(shí)，而且對(duì)測(cè)試技術(shù)人員的測(cè)試技能要求也很高。電氣測(cè)試設(shè)備復(fù)雜，測(cè)試成本高。測(cè)試結(jié)果取決于測(cè)試人員的技能。技術(shù)層面。這給超大規(guī)模集成電路的封裝和測(cè)試帶來了新的問題。

  同樣，對(duì)于SiP封裝系統(tǒng)，使用兩種主要技術(shù)，即多芯片組件技術(shù)和3D封裝。除了上述2D封裝中的檢查問題，由于多層布線或?qū)娱g堆疊和互連的復(fù)雜3D封裝技術(shù)，SiP芯片從裸芯片到封裝和印刷電路板的3D質(zhì)量檢查變得更加重要。復(fù)雜的AOI技術(shù)無法解決層間堆疊和多層布線造成的隱形缺陷的質(zhì)量控制問題。

  對(duì)于LED封裝來說，芯片安裝和注膠過程中往往會(huì)出現(xiàn)內(nèi)部氣泡，這將影響最終LED終端產(chǎn)品的質(zhì)量，帶來一系列問題，不利于我國自主LED產(chǎn)品和產(chǎn)業(yè)的發(fā)展。

  為了有效解決2D和3D封裝中的內(nèi)部缺陷檢測(cè)問題，X射線技術(shù)已經(jīng)被用于半導(dǎo)體封裝檢測(cè)，它比上述五種檢測(cè)方法更具優(yōu)勢(shì)。為提高“一次通過率”，爭(zhēng)取“零缺陷”，提供了更有效的檢測(cè)方法。

  X射線檢測(cè)技術(shù)通過不同材料對(duì)X射線的吸收差異，對(duì)物體內(nèi)部結(jié)構(gòu)進(jìn)行成像，然后進(jìn)行內(nèi)部缺陷檢測(cè)，已廣泛應(yīng)用于工業(yè)缺陷檢測(cè)、醫(yī)療檢查和安全檢查等領(lǐng)域。

  發(fā)布此文是出于傳遞更多信息之目的。若有來源標(biāo)注錯(cuò)誤或侵犯了您的合法權(quán)益，請(qǐng)聯(lián)系我們，將及時(shí)更正、刪除，謝謝。